Análisis y Simulación en Matlab del Método de Detección y Corrección de Errores Reed-Solomon (204,188) Utilizado en la Norma ISDB-TB e Implementación en un FPGA

Abstract

El presente artículo busca entender el funcionamiento del método de detección y corrección de errores que se maneja dentro de la norma ISDB-TB. Se elabora un algoritmo para el codificador y decodificador utilizando Matlab y posterior implementación en la tarjeta FPGA Spartan 3E en lenguaje VHDL. Con el fin de facilitar la comprensión y el uso de los algoritmos se parte de un Reed-Solomon (15,9), el cual ayudará a facilitar los procesos matemáticos que posteriormente serán ejecutados en Matlab y con los cuales se desarrolla una interfaz gráfica amigable en donde se puede interactuar con la tarjeta FPGA desplegando la simulación y así verificar el análisis a continuación descrito.

Keywords

• FPGA (Field Programmable Gate Array)
• Reed-Solomon
• MATLAB (MATrix LABoratory)
• VHDL y ISDB-Tb