CRC32在光通信系统中的快速计算

Abstract

文章利用C++编程建立了一个可产生CRC32（32位循环冗余校验）各位并行计算的异或表达式生成模型,并利用Verilog HDL语言在FPGA（现场可编程门阵列）上进行了验证,结果表明,该模型产生的各位异或表达式适合于高速数据传输情况下CRC32的并行计算。

Keywords

• 并行计算;循环冗余校验;现场可编程门阵列;VerilogHDL语言