Организация нечеткого логического вывода на основе многоуровневого параллелизма

Abstract

Разработан, теоретически обоснован и реализован метод построения иерархических систем нечеткого логического вывода на основе многоуровневого параллелизма, в частности параллелизма второго уровня. Сформулирована концепция многоуровневого параллелизма, введено понятие уровня параллелизма. Сформулирована и доказана теорема, разработан метод теоретической оценки максимально возможного ускорения для систем, построенных на базе параллелизма уровня n, а также подход к проектированию иерархических нечетких систем на основе многоуровневого параллелизма для графических ускорителей NVIDIA. Спроектирована экспериментальная программная система для иерархических нечетких систем на основе многоуровневого параллелизма и технологии CUDA, имеющих сложные графы зависимостей между блоками нечетких правил. На основе разработанного метода вычислены теоретические оценки максимального ускорения; получены экспериментальные оценки ускорения для иерархических сложных систем нечеткого логического вывода.

Keywords

• нечеткий логический вывод
• многоуровневый параллелизм
• ускорение
• нечеткие системы типа Такаги-Сугено
• теоретическая оценка ускорения