Low power serial magnitude comparator based on the Clock-Gating technique(基于门控技术的低功耗串行比较器)

Abstract

通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析, 证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性. PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗, 并保持正确的逻辑功能.

Keywords

• 门控技术
• 低功耗
• 串行比较器