Modelagem de Defeitos em Circuitos Integrados na Perspectiva do Leiaute

Abstract

O aumento da densidade de transistores em circuitos integrados (CIs), em virtude dos avanços da tecnologia de fabricação, tornaram os procedimentos de testes de CIs mais complexos ao passo que quanto maior a densidade, menor é o espaçamento entre os componentes e suas conexões, aumentando a probabilidade de haver falhas entre os componentes na presença de defeitos físicos. Em virtude da redução no espaçamento, os modelos de falhas clássicos, que representam defeitos físicos em circuitos integrados, já não satisfazem os requisitos atuais para testes. Por isso, atualmente tem-se estudado modelos de falhas que sejam baseados no próprio leiaute do CI e não mais somente em seu diagrama em nível lógico ou em nível de transistores. Tais modelos visam analisar o leiaute como um todo e verificar os pontos mais prováveis de acontecer uma falha em consequência de um possível defeito físico. Neste trabalho é feito um estudo dos modelos de falhas clássicos e os modelos baseados na perspectiva do leiaute, e são explanados os conceitos de tipos de falhas, defeitos e elementos parasitas.

Keywords

• Testes de circuitos integrados
• Modelos de falhas clássicos
• Modelos de falhas na perspectiva do leiaute.