Jurnal EECCIS (Electrics, Electronics, Communications, Controls, Informatics, Systems) (Apr 2013)

Desain 8 Bit R3R Ladder Digital To Analog Converter

  • Suryo Adi Wibowo,
  • Sholeh Hadi Pramono,
  • M. Julius,
  • Wijono Wijono

DOI
https://doi.org/10.21776/jeeccis.v6i2.178
Journal volume & issue
Vol. 6, no. 2
pp. 131 – 138

Abstract

Read online

Metode R3R merupakan pengembangan dari metode R2R yang digunakan sebagai pengubah sinyal digital ke analog. Penelitian dengan metode R3R dilakukan untuk membuat desain dan anlisis sistem yang berbasis teknologi CMOS 1.2 um. sehingga dihasilkan inovasi pengembangan Integrated Circuit dengan melihat kinerja digital to analaog converter berupa disipasi daya yang relatif rendah serta linearitas yang dapat diandalkan dengan memperhatikan parameter pada DAC yaitu DNL dan INL. Hasil penelitian menunjukkan bahwa desain R3R digital to analog converter dengan menggunakan teknologi 1,2 um menghasilkan sebuah digital to analog converter dengan spesifikasi penguatan frekuensi: 65.876 dB, GB.W (Gain Bandwidth ) sebesar 2.0012 MHz, SR (Slew Rate) sebesar 31,862 v/𝝁s, CMRR sebesar 70 dB, PSRR sebesar 81.681 dB. Disipasi daya 3.32 mW. Ayunan tegangan keluaran: -4.985 v sampai dengan 4.549 v serta dalam pegujian kinerja dari hasil konversi hasil Voutmax = 2.9716 v, rata-rata DNL sebesar 0.00138 LSB dan nilai rata-rata INL sebesar 0.306LSB. Kata Kunci—DAC, DNL, INL, Disipasi Daya.